首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 求救

返回列表回复发帖

求救

注册会员

Rank: 2

UID: 519311
性别: 男

1^#

字体大小: tT

wuli发表于 2008-5-28 23:23 | 只看该作者

求救

本小弟毕业设计TS流的复用器，需要设计TS流的检测（即去包)模块和复用模块，需要用到Verilog语言或VHDL语言的代码在Quartus II上仿真实现，请求哪未大哥懂的帮小弟下，跪求！不胜感激！

收藏分享评分

回复引用