一个小程序，加激励的时候，如果用矢量图作为激励信号可以运行，结果也正确，但是如果编写测试模块，再调用设计模块，运行的时候报错：好像是说模块没有包含逻辑。程序如下： module cnt_4bit(q,clear,clock);
output[3:0] q;
input clear,clock;
reg[3:0] q;
always @(posedge clear or negedge clock)
begin
if(clear)
q=4'd0;
else
q=(q+1)%16;
end
endmodule 测试模块为： `timescale 5ns/1ns
module top;
reg clk;
reg reset;
wire[3:0] q;
cnt_4bit r1(q,reset,clk);
//调用设计块cnt_4bit生成实例r1
//控制信号clk，时钟周期设为10个时间单位
initial
clk=0; //设置clk初值
always
#5 clk=~clk; //clk每5个时间单位反转一次
//控制复位信号reset，0~15为高，15~195为低，195~205为高，225时刻停止仿真
initial
begin
reset=1'b1;
#15 reset=1'b0;
#180 reset=1'b1;
#10 reset=1'b0;
#20 $finish;
end
//监视输出
initial
$monitor($time,"output clk=%d",clk);
endmodule
麻烦各位帮忙看看啊 btw：我用的是QuartusⅡ6.0 | 
