nios II 系统frequency相关问题 frequency, nios, 系统

andyhsu

请教各位一个问题,我用的是stratix II版子,他的cpu maximum frequency为50 MHz,我将自己设计的硬件电路,挂到avalon bus上,经过quartus II Compiler后,系统的运作frequency只能到38MHz,我的想法为cpu是不是应该将frequency降至38MHz,这样整个系统才能用相同的clock rate（即38MHz）,请问这样的想法是对的吗？

如果是错的,请各位帮忙指正

如果是对的,那系统应该以一个机制,让cpu的frequency可以降至38MHz,我想的可能是sdram pll（pll预设的参考值是50 MHz）可以让cpu的frequency下降,想先请问各位,会是我所想的这原因吗？如果是对的话,请问有相关文件可以说明pll是如何运作的

如果是错的话,那请问各位知道造成cpu的frequency下降的原因吗？

谢谢！

caopengly

是的，不过stratix的板子应该很快才对，楼主是不是一个很大的设计啊？

楼主的cpu配置的时候可以设置系统需要的clk frequency，如果系统编译后达不到这个值就最好不要超过。现在pll不能分频，所以楼主可以通过逻辑分频的方式。其实最简单的方法就是换一个20Mhz的晶振。pll是硬件模块，是锁相环，楼主可以看看这方面的资料。造成cpu下降的原因是楼主设计逻辑间组合逻辑太大，还有就是楼主的设计很大。