caopengly

是的，不过stratix的板子应该很快才对，楼主是不是一个很大的设计啊？

楼主的cpu配置的时候可以设置系统需要的clk frequency，如果系统编译后达不到这个值就最好不要超过。现在pll不能分频，所以楼主可以通过逻辑分频的方式。其实最简单的方法就是换一个20Mhz的晶振。pll是硬件模块，是锁相环，楼主可以看看这方面的资料。造成cpu下降的原因是楼主设计逻辑间组合逻辑太大，还有就是楼主的设计很大。