首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

异步FIFO结构及FPGA设计

注册会员

Rank: 2

UID
521668 
性别
女 
1#
lanxiang发表于 2008-10-24 18:05 | 只看该作者
为什么异步的还有时钟呢，能不能将读写时钟理解成读写使能信号呢？
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
787765 
性别
男 
2#
meizi10199发表于 2009-4-30 12:27 | 只看该作者
怎么就这么一点呢[em01]
我能做什么，我只剩下努力..........
回复 引用

TOP

注册会员

Rank: 2

UID
171895 
性别
男 
3#
ddk发表于 2009-6-21 11:55 | 只看该作者
QUOTE:
以下是引用lanxiang在2008-10-24 18:05:00的发言：
为什么异步的还有时钟呢，能不能将读写时钟理解成读写使能信号呢？

这个异步,只是读和写异步.....
回复 引用

TOP

新手上路

Rank: 1

UID
807085 
性别
男 
4#
zpw发表于 2010-4-21 22:00 | 只看该作者
我看不到图,这是一个不错的教程.
回复 引用

TOP

返回列表