首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[讨论]从背板过来的输入信号悬空问题

[讨论]从背板过来的输入信号悬空问题

是一块PCI的通信板,因为很多时候为了测试方便,需要不插背板,单独调试(就是自己做了一个背板插座,只提供电源和地。)现在突然想到没有插到背板上调试的时候,所有输入信号都是悬空的,不知道现在这些接口是不是早已经坏了,因为还没有测试这些板间接口?
现在的问题是:下一板,是不是要给所有输入信号(包括LVDS信号)都接个上拉电阻(弱上拉,47K),但是又看了一些资料说LVDS信号,不用的话,可以悬空。
这个问题,应该是个普遍问题,所有涉及背板的人应该都遇到过吧,请高人指教。
ps, 现在的设计是所有输入信号直接进入FPGA的,甚至都没有串联一个电阻。
有人说,因为差分信号的输入阻抗很低,抗干扰能力强,所以不需要接上拉。不明白为什么?好像输入阻抗高,抗干扰能力才强吧,而且悬空和抗干扰不是一回事吧。

接个上拉电阻比较好

返回列表