首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

关于FPGA的IO口配置的问题

中级会员

Rank: 3Rank: 3

UID
527530 
性别
男 
1#
打印
tT
youxuan111发表于 2008-12-4 15:59 | 只看该作者

关于FPGA的IO口配置的问题

FPGA

楼主好啊，我用的是xilinx的Spartan-3E FPGA在设计的时候对IO口的配置有些疑惑。输出和输入的每个IO口都要接上拉或者是下拉电阻吗？如果我用的是差分IO口输入，那么这对差分口可以同时和AD的输入口相连吗？就是我这对差分口可以同时接收AD输出的两个位吗？希望能给指点下。。。。

[em07]
收藏 分享 评分
回复 引用

订阅 TOP

中级会员

Rank: 3Rank: 3

UID
527530 
性别
男 
2#
youxuan111发表于 2008-12-5 10:24 | 只看该作者

谢谢啊，嘿嘿

AD的两位就是说假如FPGA接收AD采样的数据，如果AD的位数是8位，那么AD的第二位和第三位能否同时接到FPGA的同一个差分输入IO口上？这次应该表达清楚了吧，o(∩_∩)o...谢谢指点。。。。
回复 引用

TOP

返回列表