2选1 vector mux vector, mux

hxxfff

问题描述：
输入信号：input1[64:0],input2[64:0]
输出：output[64:0]
选通信号：sel
要求：
当sel为1的时候output<=input1,当sel为0的时候output<=input2;
两路输入信号都是100M的高速信号。使用何种设计方法可以保证VECTOR信号避免的竞争冒险；
我简单用IF ELSE语句做了设计，发现综合(XUP V2P)的RTL里边是一些简单逻辑门（与非门，或门之类），这样的话延迟比较难以把握。FPGA里边似乎有MUX现成模块，是否可以调用呢。