首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教cpld的问题

注册会员

Rank: 2

UID
776993 
性别
男 
1#
打印
tT
shaowenjunswj发表于 2009-1-6 18:28 | 只看该作者

请教cpld的问题

cpld, 请教
我用Quartus II 编了个单输入单输出非门的小程序，传到EPM570中，输入引脚接高低电平输出都正常，为什么输入引脚悬空，测输出是一50KHz的方波？[em03]
收藏 分享 评分
回复 引用

订阅 TOP

中级会员

Rank: 3Rank: 3

UID
526573 
性别
女 
2#
ice3fly发表于 2009-2-13 10:47 | 只看该作者

怎么帖子都没人理的呀？？

版主都去哪啦，难道都还没开工？？？？？
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
526573 
性别
女 
3#
ice3fly发表于 2009-2-13 10:48 | 只看该作者

帖子可以到这里来发发噢！
回复 引用

TOP

注册会员

Rank: 2

UID
779627 
性别
男 
4#
benbenfei发表于 2009-2-13 15:35 | 只看该作者
quartus上仿真出现有这种情况吗？
回复 引用

TOP

注册会员

Rank: 2

UID
779627 
性别
男 
5#
benbenfei发表于 2009-2-13 15:36 | 只看该作者

程序贴出来看看？
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
107329 
性别
男 
6#
whiteclud发表于 2009-2-13 15:37 | 只看该作者
把程序贴出来看看
回复 引用

TOP

注册会员

Rank: 2

UID
649417 
性别
女 
7#
kennan发表于 2009-2-15 21:26 | 只看该作者

为啥要让输入引脚悬空呢？正常的电路使用都不应该让这种情况发上阿。CMOS工艺的电路输入端是不允许悬空的。

我以前做低功耗，CMOS门电路不用的引脚悬空，单片电路居然有50mA电流消耗，把不用输入引脚接固定电平，功耗降到数十个uA水平。

你这个不用的输入引脚悬空，输出方波是周围电磁环境干扰了CMOS的输入引脚导致的，有时候还可能是正弦波呢。
回复 引用

TOP

返回列表