首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

用VHDL语言编写一个频率合成器

注册会员

Rank: 2

UID
106930 
性别
男 
1#
打印
tT
vrae22发表于 2005-3-28 22:08 | 只看该作者

用VHDL语言编写一个频率合成器

VHDL, 频率合成器, 语言, 编写
难题
最近,有个设计是用VHDL语言编写一个频率合成器的程序,在CPLD中运行.
但是,不知道怎么入手做.
哪位大侠帮我想想啊
收藏 分享 评分
回复 引用

订阅 TOP

s 该用户已被删除
2#
s发表于 2005-4-19 09:12 | 只看该作者
cha zi liao qu a
回复 引用

TOP

注册会员

Rank: 2

UID
115982 
性别
男 
3#
awell发表于 2005-6-19 18:33 | 只看该作者
这方面的资料很多！！！！
你可以找那本潘松的《EDA实用教程》
回复 引用

TOP

返回列表