首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

用VHDL语言编写一个频率合成器

用VHDL语言编写一个频率合成器

难题
最近,有个设计是用VHDL语言编写一个频率合成器的程序,在CPLD中运行.
但是,不知道怎么入手做.
哪位大侠帮我想想啊
cha zi liao qu a
这方面的资料很多!!!!
你可以找那本潘松的《EDA实用教程》
返回列表