首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

大家讨论一下ICT 测试时容限的问题

注册会员

Rank: 2

UID
85081 
性别
男 
1#
打印
tT
水手12345发表于 2005-4-7 09:24 | 只看该作者

大家讨论一下ICT 测试时容限的问题

容限, ICT, 讨论
HP3070 debug analog test 时,当我们需要调整电阻,电容及电阻与电容串并联情况下的上下限时所依据的标准应该是什么?请大家发表一下意见.谢谢![em06]
收藏 分享 评分
BEST regards
回复 引用

订阅 TOP

中级会员

Rank: 3Rank: 3

UID
150756 
性别
男 
2#
snowli发表于 2005-4-7 17:20 | 只看该作者
先做个cpk,依据中间值去改
回复 引用

TOP

注册会员

Rank: 2

UID
85081 
性别
男 
3#
水手12345发表于 2005-4-8 10:51 | 只看该作者
一般CPK值越大越稳定,但是CPK 值和调整上下限有具体关系吗?我们怎样通过中间值确定应设的上下限,请版主赐教.
BEST regards
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
150756 
性别
男 
4#
snowli发表于 2005-4-8 13:21 | 只看该作者
做CPK主要是看他是否稳定,用MINTAB,算出中值,和幅宽,依据这个去改.
回复 引用

TOP

注册会员

Rank: 2

UID
86927 
性别
男 
5#
liuxiyun发表于 2006-1-20 00:40 | 只看该作者
这个还是不太明白
开开心心生活每一天。
回复 引用

TOP

返回列表