首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

刚毕业的大学生们，付老师传授工作经验(CPLD/FPGA/DSP)

注册会员

Rank: 2

UID
133400 
性别
男 
1#
big-eblis发表于 2006-3-7 22:23 | 显示全部帖子
刚刚开始接触CPLD，有两个很低级的问题：假设设计使用的CPLD器件有多余的I/O引脚空置，该如何处理？是任其悬空，还是接地（或者接电源），需不需要在编程时做一些处理？
另外，我现在学习的是Xilinx的XC9500系列，这颗IC的配置端子在实际使用中是悬空还是需要进行某些处理？
回复 引用

TOP

返回列表