chuxuezhe

6.2 事件管理寄存器地址

下面四个表列出EVA所有寄存器的地址，EVB的类似。

EVA定时器寄存器地址

地址 寄存器 名称 说明

7400h GPTCONA 定时器控制寄存器A EVA

7401h T1CNT 定时器1的计数寄存器 7403h T1PR 定时器1的周期寄存器

7404h T1CON 定时器1的控制寄存器

7405h T2CNT 定时器2的计数寄存器 定时器2

7406h T2CMPR 定时器2的比较寄存器

7407h T2PR 定时器2的周期寄存器

7408h T2CON 定时器2的控制寄存器

chuxuezhe

EVA比较控制寄存器地址

地址 寄存器 名称

7411h COMCONA 比较控制寄存器A

7413h ACTRA 比较动作控制寄存器A

7415h DBTCONA 死区时间控制寄存器A

7417h CMPR1 比较寄存器1

7418h CMPR2 比较寄存器2

7419h CMPR3 比较寄存器3

chuxuezhe

6.3 通用定时器

6.3.1 通用定时器概述

每个事件管理模块有两个通用定时器(GP)，这些定时器可以为下列应用提供独立的时间基准：

（1）控制系统中采样周期产生。

（2）为QEP电路和捕获单元的操作提供时间基准。

（3）为比较单元和相应的PWM电路操作提供时间基准。 定时器结构如图6-3所示，由图可知，每个定时器包括:

（1）一个可读写的16位双向计数器的寄存器TxCNT，它存储了计数器的当前值，并根据计数方向进行 增计数或减计数。

chuxuezhe

（2）一个可读写的16位定时器比较寄存器TxCMPR。

（3）一个可读写的16位定时器周期寄存器TxPR。

（4）一个可读写的16位定时器控制寄存器TxCON。

（5）时钟预定标器。

（6）控制和中断逻辑 。

（7）一个GP定时器比较输出引脚，TxCMP。

（8）输出条件逻辑。

（9）其他全局控制寄存器

chuxuezhe

（8）输出条件逻辑。

（9）其他全局控制寄存器

chuxuezhe

通用定时器的输入包括：

内部CPU时钟。

外部时钟TCLKINA/B，最高频率是CPU时钟频率的1／

4。

方向输入TDIRA/B ，控制通用定时器增／减计数。

复位信号RESET。

通用定时器的输出包括：

通用定时器比较输出TxCMP(x＝1、2、3、4）。

到ADC模块的ADC转换启动信号。

chuxuezhe

自身的比较逻辑和比较单元的下溢、上溢、比较匹 配和周期匹配信号。 计数方向指示位。

6.3.2 通用定时器计数操作

每个GP定时器有四种可选的操作模式：

（1）停止/保持模式

（2）连续递增计数模式

（3）定向增/减计数模式

（4）连续增/减计数模式

相应的定时器控制寄存器TxCON中的位模式决定了通用定时器的操作模式。

chuxuezhe

1．停止／保持模式

此种模式，通用定时器的操作停止并保持其当前状态，定时器的计数器、比较输出和预定标计数器都保持 不变。

2．连续递增计数模式

此种模式，通用定时器将按照已定标的输入时钟计数，直到定时器计数器的值和周期寄存器的值匹配为止。产生周期匹配之后在下一个输入时钟的上升沿，定时器复位为0 ，开始另一个计数周期。

chuxuezhe

在产生周期匹配的下一个CPU时钟周期后，周期中断被置位，产生一个中断请求，也可作ADC转换启动信号。

定时器变成0的一个CPU时钟周期之后，定时器的下溢中断标志被置位，也可向发出一个ADC启动信号。

定时器计数到FFFFh后，定时器的上溢标志在一个CPU时钟周期之后被置位。定时器初值可以是0000h－FFFFh之间的任何值。如果初值大于周期寄存器的值时，定时器将计数到 FFFFh后复位为0，然后从0开始继续计数。

chuxuezhe

如果初值等于周期寄存器的值时，周期中断标志被置

位，定时器复位为0，下溢中断标志被置位，然后从

0开始继续计数。

本模式特别适于边沿触发或异步PWM波形产生，也适于电机和运动系统的采样周期。

chuxuezhe

3．定向的增/减计数模式

此种模式，定时器将根据TDIRA／B引脚的输入，对定标的时钟进行递增或递减计数

chuxuezhe

周期、下溢、上溢中断标志位、中断以及相应的事件，产生，与连续递增计数模式一样。 定时器2和4的本模式可用于正交编码脉冲电路，在这 种情况下，正交编码脉冲电路为定时器2和4提供计数时钟和方向，也可用于运动/电机控制和电力电子设备应用中的外部事件定时。

chuxuezhe

4．连续增/减计数模式

此种模式与定向的增/减计数模式一样，但是在本模 式下，引脚TDIRA/B的状态对计数的方向没有影响。

定时器的计数方向仅在定时器的值达到周期寄存器的 值时(或FFFFh，如果初始定时器的值大于周期寄存 器的值)，才从递增计数变为减计数。定时器的计数 方向仅当计数器的值为0时才从减计数变为增计数

chuxuezhe

6.3.3 通用定时器比较操作

GP定时器的值连续地与相应的比较寄存器的值比较，

当两个值相等时，就会发生比较匹配，可通过对 TxCON[1] 置1来使能比较操作。比较操作使能后，当发生比较匹配时，会发生以下情况：

（1）比较中断标志置1。

（2）根据GPTCONA/B寄存器相应位的配置情况，相应 的PWM输出将发生跳变。

（3）如果用于启动ADC，则产生一个ADC启动信号。

chuxuezhe

1．PWM输出转换

PWM输出的转换由一个非对称和对称的波形发生器和相应的输出逻辑控制，并且依赖于以下条件：

GPTCONA/B寄存器中相应位的定义。

定时器所处的计数模式。

在连续增／减计数模式下的计数方向。

2．非对称和对称波形发生器

非对称和对称波形发生器依据通用定时器所处计数模式，产生一个非对称和对称的PWM波形输出。