首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

求教MC9SDG128精确延时程序的编写

求教MC9SDG128精确延时程序的编写

我用的晶振是16M的,已经用PLL将总线频率提升了三倍;(程序在下面)

仍有一些疑问想请教高手:

一、倍频后PLLCLK=48M,系统时钟(SYSCLK)是不是就是内核时钟(CoreCLK)?内核时钟(CoreCLK)就是PLLCLK了吧?BUSCLK为24M了吧?如果没有用PLL倍频,CoreCLK是不是就是16M?BUSCLK是不是就是8M?

二、倍频后,精确延时程序怎么计算?怎么编写?

void MCU_Init(void)
{

DISABLE_INTERRUPTS;

RTICTL=0x00;
CLKSEL&=0x7F;

PLLCTL&=0xBF;
SYNR=0x02;

REFDV=0x01;
PLLCTL|=(1<<6);
while(!CRGFLG_LOCK);

CLKSEL|=(1<<7);

ENABLE_INTERRUPTS;
}

9S12总线频率最高为25M,你怎么提高三倍?

3.3V是一般可以工作在25M  bus clk;5V供电一般可以工作在40M bus clk,也就是最高值。
飞思卡尔8/16/32位多功能开发板/下载器:
网站:http://www.lqist.cn,
淘宝店:http://shop36265907.taobao.com
可以用示波器进行精确延时函数的编写
示波器做到毫秒级还是没有问题的
飞思卡尔8/16/32位多功能开发板/下载器:
网站:http://www.lqist.cn,
淘宝店:http://shop36265907.taobao.com
精确延时我还是喜欢用汇编
返回列表