首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...147148149150151152153154155156... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   Verilog代码覆盖率检查 冰封 2017-2-25 0/617 冰封 2017-2-25 20:32
common   基于CPLD的电池供电系统断电电路的设计 冰封 2017-2-25 0/590 冰封 2017-2-25 20:30
common   基于C语言在FPGA上实现DSP的解决方案 冰封 2017-2-25 0/479 冰封 2017-2-25 20:29
common   基于Freeze技术的FPGA低功耗设计 冰封 2017-2-25 0/588 冰封 2017-2-25 20:27
common   基于CPLD技术的看门狗电路设计 冰封 2017-2-25 0/418 冰封 2017-2-25 20:26
common   FPGA系统调试问题及提高调试效率的方法 冰封 2017-2-25 0/465 冰封 2017-2-25 19:59
common   基于FPGA的MIMO视频缓存器的设计与实现 冰封 2017-2-25 0/408 冰封 2017-2-25 19:57
common   基于FFT IP核的数字脉冲压缩系统设计 冰封 2017-2-23 0/578 冰封 2017-2-23 23:21
common   CPLD/FPGA在数字通信系统的应用 冰封 2017-2-23 0/554 冰封 2017-2-23 23:17
common   利用FPGA和多通道光模块组合长距离传送高速数据之二 冰封 2017-2-23 0/491 冰封 2017-2-23 23:07
common   利用FPGA和多通道光模块组合长距离传送高速数据 冰封 2017-2-23 0/557 冰封 2017-2-23 23:06
common   NIOS开发结构基础简介之三 冰封 2017-2-23 0/432 冰封 2017-2-23 23:05
common   NIOS开发结构基础简介之二 冰封 2017-2-23 0/514 冰封 2017-2-23 23:04
common   NIOS开发结构基础简介 冰封 2017-2-23 0/474 冰封 2017-2-23 23:00
common   基于FPGA的34位串行编码设计 冰封 2017-2-23 0/534 冰封 2017-2-23 22:59
common   基于FPGA的高等级视频监控系统搭建 冰封 2017-2-23 0/522 冰封 2017-2-23 22:03
common   基于FPGA的数字下变频设计与仿真 冰封 2017-2-23 0/428 冰封 2017-2-23 22:02
common   高性能DC/DC转换器应对FPGA应用中的供电要求 冰封 2017-2-23 0/583 冰封 2017-2-23 21:52
common   采用FPGA部分动态可重构方法的信号解调系统设计 冰封 2017-2-23 0/378 冰封 2017-2-23 21:52
common   PCI总线从设备接口的CPLD实现之二 冰封 2017-2-23 0/406 冰封 2017-2-23 21:51
common   PCI总线从设备接口的CPLD实现 冰封 2017-2-23 0/467 冰封 2017-2-23 21:50
common   FPGA动态部分重构功能设计中的模块化设计方法 冰封 2017-2-23 0/427 冰封 2017-2-23 21:50
common   以FPGA为基础的多模无线基站 冰封 2017-2-23 0/379 冰封 2017-2-23 21:37
common   FPGA引脚信号分配有学问，大三原则要遵循 冰封 2017-2-23 0/450 冰封 2017-2-23 21:35
common   全面解析FPGA与DSP，两者区别竟然这么大 冰封 2017-2-23 0/372 冰封 2017-2-23 21:34
common   FPGA基本开发流程概述 yuyang911220 2017-2-23 0/963 yuyang911220 2017-2-23 11:17
common   牛人FPGA经验分享 yuyang911220 2017-2-23 0/684 yuyang911220 2017-2-23 11:16
common   PLL模块使用中的一些错误 yuyang911220 2017-2-23 0/536 yuyang911220 2017-2-23 11:00
common   一种基于FPGA的UART电路实现 yuyang911220 2017-2-23 0/476 yuyang911220 2017-2-23 10:50
common   印刷电路板（PCB）的特性阻抗与特性阻抗控制 yuyang911220 2017-2-23 0/605 yuyang911220 2017-2-23 10:48
common   ALTERA CYCLONE III FPGA ep3c40 DDR2管脚分配编译错误与解决办法 yuyang911220 2017-2-23 0/741 yuyang911220 2017-2-23 10:35
common   用低成本的ALTERA CYCLONE IV做TCP/IP协议的百兆以太网 yuyang911220 2017-2-23 0/680 yuyang911220 2017-2-23 10:32
common   分享一个关于源同步接口时序分析与相移计算的例子 yuyang911220 2017-2-23 0/564 yuyang911220 2017-2-23 10:30
common   基于FPGA的室内智能吸尘平台设计 yuyang911220 2017-2-23 0/476 yuyang911220 2017-2-23 10:28
common   源同步时序系统之基本结构 yuyang911220 2017-2-23 0/332 yuyang911220 2017-2-23 10:20
common   如何用万用表测量变频器的好坏 yuyang911220 2017-2-23 0/572 yuyang911220 2017-2-23 10:19
common   图文解析如何分配FPGA管脚 yuyang911220 2017-2-23 0/489 yuyang911220 2017-2-23 10:17
common   SDR/DDR1/DDR2/DDR3的接口区别 yuyang911220 2017-2-23 0/368 yuyang911220 2017-2-23 10:15
common   莱迪思半导体推出的全新的CrossLink 可编程ASPP（pASSP）IP解决方案 bom2buy 2017-2-23 0/430 bom2buy 2017-2-23 09:24
common   基于FPGA的DDR3多端口读写存储管理系统设计 yuchengze 2017-2-22 0/491 yuchengze 2017-2-22 21:35
    类型 排序方式 时间范围    
1 ...147148149150151152153154155156... 664
返回首页 发帖