首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

版块介绍: 讨论关于FPGA和CPLD的相关话题!

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   NIOSII报错的问题 冰封 2016-12-21 0/286 冰封 2016-12-21 07:45
common   FPGA如何读取mpu9250加速度 图片附件 冰封 2016-12-21 0/459 冰封 2016-12-21 07:44
common   如何生成连续的K28.7码型 冰封 2016-12-21 0/290 冰封 2016-12-21 07:44
common   xilinx 冰封 2016-12-21 0/299 冰封 2016-12-21 07:43
common   求助怎么将正交编码器4096线分频为1024线 冰封 2016-12-21 0/294 冰封 2016-12-21 07:43
common   请问一下 Xilinx SDK的软件程序如何固化到Flash中 冰封 2016-12-21 0/427 冰封 2016-12-21 07:42
common   AD9824在没有输入的情况下还有输出 冰封 2016-12-21 0/281 冰封 2016-12-21 07:41
common   高手进!关于PC机通过路由器与FPGA进行以太网通信 冰封 2016-12-21 0/362 冰封 2016-12-21 07:41
common   几乎零基础,学FPGA,到能简单编程,要多久 冰封 2016-12-21 0/321 冰封 2016-12-21 07:40
common   FPGA/CPLD 文件大小和格式 冰封 2016-12-21 0/285 冰封 2016-12-21 07:39
common   5V晶振能串电阻给3.3V CPLD使用吗 冰封 2016-12-21 0/291 冰封 2016-12-21 07:39
common   MAX V系列CPLD支持PLL么 冰封 2016-12-21 0/297 冰封 2016-12-21 07:38
common   HDLC接收课题设计求助 冰封 2016-12-21 0/286 冰封 2016-12-21 07:37
common   Actel 产品备受业界推崇 yuchengze 2016-12-20 0/323 yuchengze 2016-12-20 20:54
common   国半1.5A单芯片同步降压稳压器输入电压可达36V yuchengze 2016-12-20 0/428 yuchengze 2016-12-20 20:53
common   国半的LVDS发送器及接收器适用于苛刻环境 yuchengze 2016-12-20 0/375 yuchengze 2016-12-20 20:51
common   QuickLogic的超低功耗FPGA可用于智能手机 yuchengze 2016-12-20 0/392 yuchengze 2016-12-20 20:50
common   Actel推出首款混合信号FPGA的生态开发环境 yuchengze 2016-12-20 0/481 yuchengze 2016-12-20 20:49
common   赛灵思推出符合规范的可编程8通道PCI Express IP核 yuchengze 2016-12-20 0/400 yuchengze 2016-12-20 20:48
common   Acqiris推出支持TDC转换的PCI总线数字化仪固件 yuchengze 2016-12-20 0/384 yuchengze 2016-12-20 20:47
common   沃尔玛在美国开卖学生版EDA软件 yuchengze 2016-12-20 0/454 yuchengze 2016-12-20 20:46
common   支持CPRI的单芯片方有助实现3G无线基站分布式架构 yuchengze 2016-12-20 0/351 yuchengze 2016-12-20 20:45
common   Mitrionics推出最新Mitrion软件开发套件 2006-03-02 21:40:23来源: 互联网 yuchengze 2016-12-20 0/410 yuchengze 2016-12-20 20:45
common   新型芯片致力基于同轴电缆传输高带宽视频 yuchengze 2016-12-20 0/406 yuchengze 2016-12-20 20:44
common   第三方IP:SOC设计的不稳固基础 yuchengze 2016-12-20 0/475 yuchengze 2016-12-20 20:41
common   Xilinx数字显示器的可编程开发平台 yuchengze 2016-12-20 0/421 yuchengze 2016-12-20 20:39
common   AccelChip新产品将MATLAB浮点算法转换成为定点C 代码 yuchengze 2016-12-20 0/379 yuchengze 2016-12-20 20:39
common   Xilinx携手TED推出面向数字显示器的可编程开发平台 yuchengze 2016-12-20 0/474 yuchengze 2016-12-20 20:35
common   BittWare新推出I/O开关及处理方案 yuchengze 2016-12-20 0/356 yuchengze 2016-12-20 20:34
common   Actel新推高性能可重新编程FPGA yuchengze 2016-12-20 0/448 yuchengze 2016-12-20 20:33
common   FPGA与ASIC竞争的新局面 冰封 2016-12-20 0/563 冰封 2016-12-20 14:16
common   SOPC技术发展现状 冰封 2016-12-20 0/291 冰封 2016-12-20 14:15
common   armlink - Scatter file文件格式3 冰封 2016-12-20 0/618 冰封 2016-12-20 14:14
common   armlink - Scatter file文件格式2 冰封 2016-12-20 0/571 冰封 2016-12-20 14:13
common   armlink - Scatter file文件格式1 冰封 2016-12-20 0/630 冰封 2016-12-20 14:12
common   FPGA器件选型研究 冰封 2016-12-20 0/381 冰封 2016-12-20 14:11
common   关于verilog 中timescale的讨论 冰封 2016-12-20 0/283 冰封 2016-12-20 14:10
common   verilog vhdl混合编程 冰封 2016-12-20 0/408 冰封 2016-12-20 14:09
common   Verilog FOR循环 实现2 冰封 2016-12-20 0/308 冰封 2016-12-20 14:06
common   Verilog FOR循环 实现1 冰封 2016-12-20 0/581 冰封 2016-12-20 14:05
    类型 排序方式 时间范围