首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...165166167168169170171172173174... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   美高森美成为针对嵌入式设计提供开放式架构FPGA器件供应商 yuchengze 2016-12-17 0/538 yuchengze 2016-12-17 20:03
common   MathWorks加快 FPGA 在环验证 yuchengze 2016-12-17 0/451 yuchengze 2016-12-17 20:01
common   莱迪思半导体为ECP5™ FPGA产品系列添加新成员 yuchengze 2016-12-17 0/514 yuchengze 2016-12-17 19:59
common   Verilog中函数与任务比较 冰封 2016-11-25 0/401 冰封 2016-11-25 15:24
common   寄存器、锁存器和触发器 冰封 2016-11-25 0/546 冰封 2016-11-25 15:23
common   双口RAM原理 冰封 2016-11-25 0/541 冰封 2016-11-25 15:22
common   SOPC自定义外设 冰封 2016-11-25 0/644 冰封 2016-11-25 15:22
common   verilog HDL中wire和reg的区别 冰封 2016-11-25 0/540 冰封 2016-11-25 15:21
common   两仪性与多义性的问题 冰封 2016-11-25 0/407 冰封 2016-11-25 15:20
common   reg型和memory型数据 冰封 2016-11-25 0/582 冰封 2016-11-25 15:19
common   SOPC中自定义元件的端口设置解析2 冰封 2016-11-25 0/345 冰封 2016-11-25 15:18
common   SOPC中自定义元件的端口设置解析 冰封 2016-11-25 0/410 冰封 2016-11-25 15:17
common   关于FPGA学习过程中的tcl文件与qsf文件 冰封 2016-11-25 0/361 冰封 2016-11-25 15:16
common   Verilog三段式状态机描述及模版2 冰封 2016-11-25 0/452 冰封 2016-11-25 15:15
common   Verilog三段式状态机描述及模版 冰封 2016-11-25 0/571 冰封 2016-11-25 15:15
common   关于状态机的编码（独热码和格雷码） 冰封 2016-11-25 0/321 冰封 2016-11-25 15:14
common   FPGA与CPU的异同 冰封 2016-11-25 0/517 冰封 2016-11-25 15:13
common   脉冲边沿检测法 冰封 2016-11-25 0/394 冰封 2016-11-25 15:12
common   FPGA学习笔记之嵌入式锁相环模块ALTPLL的配置和调用 冰封 2016-11-25 0/383 冰封 2016-11-25 15:11
common   FPGA学习笔记之引脚分配 冰封 2016-11-25 0/506 冰封 2016-11-25 15:09
common   FPGA Verilog语言中阻塞赋值与非阻塞赋值个人看法 冰封 2016-11-25 0/345 冰封 2016-11-25 15:08
common   基于IP核的FPGA 设计方法 冰封 2016-11-25 0/574 冰封 2016-11-25 15:07
common   上位机与FPGA通信时的数据存储问题 yuchengze 2016-11-24 0/596 yuchengze 2016-11-24 23:05
common   例说FPGA连载3：FPGA与其它主流芯片的比较 [ yuchengze 2016-11-24 0/480 yuchengze 2016-11-24 23:03
common   [FPGA] 求助以太网相关IP核例化 yuchengze 2016-11-24 0/411 yuchengze 2016-11-24 23:02
common   求助：Altera的8B10B的IP核是不是免费的，在哪个路径下？ yuchengze 2016-11-24 0/397 yuchengze 2016-11-24 22:58
common   [verilog] 求大神指点一个wire型变量小疑惑 yuchengze 2016-11-24 0/396 yuchengze 2016-11-24 22:57
common   xilinx的FPGA编写IIC代码后时钟约束问题求教 [ yuchengze 2016-11-24 0/324 yuchengze 2016-11-24 22:54
common   [VHDL] DAC驱动 yuchengze 2016-11-24 0/326 yuchengze 2016-11-24 22:53
common   [CPLD] 请教一条VERILOG的语句 yuchengze 2016-11-24 0/375 yuchengze 2016-11-24 22:52
common   xilinx的FPGA编写IIC代码后时钟约束问题求教 [ yuchengze 2016-11-24 0/349 yuchengze 2016-11-24 22:50
common   [CPLD] STM32如何通过SPT读取CPLD中的数值？ yuchengze 2016-11-24 0/382 yuchengze 2016-11-24 22:49
common   [CPLD] 遇到一件怪事 yuchengze 2016-11-24 0/379 yuchengze 2016-11-24 22:47
common   仿真加密算法时遇到问题，求大神帮忙 yuchengze 2016-11-24 0/576 yuchengze 2016-11-24 22:46
common   例说FPGA连载12：状态初始——复位电路 yuchengze 2016-11-24 0/463 yuchengze 2016-11-24 22:44
common   请教各位一个关于小数乘法的问题 yuchengze 2016-11-24 0/349 yuchengze 2016-11-24 22:43
common   自己编写的模块，EOC是输入引脚，但读不出来 yuchengze 2016-11-24 0/346 yuchengze 2016-11-24 22:42
common   FPGA工作不稳定，但是加入了SignalTap之后就稳定了 yuchengze 2016-11-24 0/335 yuchengze 2016-11-24 22:41
common   有什么原因导致FPGA能通过JTAG成功下载，但是不能正常运行？ yuchengze 2016-11-24 0/585 yuchengze 2016-11-24 22:39
common   求助，含FPGA芯片的控制板布线时的注意事项 yuchengze 2016-11-24 0/494 yuchengze 2016-11-24 22:34
    类型 排序方式 时间范围    
1 ...165166167168169170171172173174... 664
返回首页 发帖