首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...190191192193194195196197198199... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   vim quickfix ncverilog 配置 冰封 2016-8-24 0/293 冰封 2016-8-24 19:53
common   请教一个跨时钟域的后仿问题 冰封 2016-8-24 0/334 冰封 2016-8-24 19:52
common   关于两个SDF文件，还有SDC文件的区别 冰封 2016-8-24 0/860 冰封 2016-8-24 19:50
common   DVE无法打开rtl 冰封 2016-8-24 0/344 冰封 2016-8-24 19:50
common   DC综合各种warning展览 冰封 2016-8-24 0/407 冰封 2016-8-24 19:49
common   FPGA简单双口RAM 冰封 2016-8-24 0/315 冰封 2016-8-24 19:48
common   verilog中for循环中是不是不能模块实例化？ 冰封 2016-8-24 0/461 冰封 2016-8-24 19:47
common   power domain 划分求助 冰封 2016-8-24 0/389 冰封 2016-8-24 19:47
common   Microblaze核串口通信的中断问题 冰封 2016-8-24 0/323 冰封 2016-8-24 19:46
common   异步FIFO为什么使用格雷码 冰封 2016-8-24 0/302 冰封 2016-8-24 19:44
common   关于AXI4总线的学习（转载） 冰封 2016-8-24 0/341 冰封 2016-8-24 19:44
common   DCM使用 冰封 2016-8-24 0/374 冰封 2016-8-24 19:43
common   pcie BAR 冰封 2016-8-24 0/329 冰封 2016-8-24 19:41
common   求教PCIE EP是否能够发起对RC的访问 冰封 2016-8-24 0/354 冰封 2016-8-24 19:41
common   关于虚假路径的问题 冰封 2016-8-24 0/301 冰封 2016-8-24 19:40
common   FPGA怎么实现加密 冰封 2016-8-24 0/381 冰封 2016-8-24 19:39
common   QuartusII不能产生POF文件解决办法 冰封 2016-8-24 0/386 冰封 2016-8-24 19:37
common   各版本NIOS II IDE的 include path设置 冰封 2016-8-24 0/329 冰封 2016-8-24 19:36
common   modelsim中.v和_tb.v文件都编译通过，但无法仿真 冰封 2016-8-24 0/268 冰封 2016-8-24 19:35
common   总线信号如何分别传输多个输入信号？ 冰封 2016-8-24 0/339 冰封 2016-8-24 19:34
common   高速环境下的状态机设计和优化方法 yuchengze 2016-8-23 0/450 yuchengze 2016-8-23 12:31
common   PLC程序设计应用于反渗透自动控制系统 yuchengze 2016-8-23 0/467 yuchengze 2016-8-23 12:30
common   基于ARM7与FPGA组成的可编程控制器 yuchengze 2016-8-23 0/490 yuchengze 2016-8-23 12:29
common   ADS8323与高速FIFO接口电路的CPLD实现 yuchengze 2016-8-23 0/444 yuchengze 2016-8-23 12:29
common   基于FPGA的改进型分组交织器的设计与实现 yuchengze 2016-8-23 0/540 yuchengze 2016-8-23 12:28
common   基于CPLD控制的声信号发射系统设计 yuchengze 2016-8-23 0/475 yuchengze 2016-8-23 12:26
common   基于Verilog的FPGA与USB 2．0高速接口设计 yuchengze 2016-8-23 0/479 yuchengze 2016-8-23 12:25
common   LEON2应用于数字机顶盒CPU的FPGA仿真 yuchengze 2016-8-23 0/723 yuchengze 2016-8-23 12:24
common   FPGA在多串口读数系统中的应用 yuchengze 2016-8-23 0/514 yuchengze 2016-8-23 12:23
common   FPGA实现FIR抽取滤波器的设计 yuchengze 2016-8-23 0/473 yuchengze 2016-8-23 12:23
common   OFDM系统中DAGC的应用研究及FPGA实现 yuchengze 2016-8-23 0/371 yuchengze 2016-8-23 12:22
common   嵌入式系统硬件平台的软件PLC实现方法 yuchengze 2016-8-23 0/516 yuchengze 2016-8-23 12:21
common   1553B总线远程端点数据链路层协议的FPGA实现 yuchengze 2016-8-23 0/392 yuchengze 2016-8-23 12:20
common   基于Verilog计算精度可调的整数除法器的设计 yuchengze 2016-8-23 0/425 yuchengze 2016-8-23 12:19
common   基于PLC的机械手控制设计 yuchengze 2016-8-23 0/482 yuchengze 2016-8-23 12:19
common   混合信号FPGA的智能型验证流程 yuchengze 2016-8-23 0/555 yuchengze 2016-8-23 12:18
common   基于CPLD技术的数字时序控制电路设计 yuchengze 2016-8-23 0/467 yuchengze 2016-8-23 12:17
common   基于CPLD的并口数据的采集和存储 yuchengze 2016-8-23 0/436 yuchengze 2016-8-23 12:16
common   基于FPGA的音频编解码芯片接口设计 yuchengze 2016-8-23 0/525 yuchengze 2016-8-23 12:16
common   数字测试仪下的参数测试单元的设计 yuchengze 2016-8-23 0/548 yuchengze 2016-8-23 12:15
    类型 排序方式 时间范围    
1 ...190191192193194195196197198199... 664
返回首页 发帖