首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...207208209210211212213214215216... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   当FPGA使用SPI FLASH启动时 是如何知道程序存储在FLASH的哪个位置的？ 冰封 2016-7-20 0/359 冰封 2016-7-20 20:03
common   FPGA的优势与局限性 冰封 2016-7-20 1/573 yuchengze 2016-8-21 14:29
common   FPGA与其它主流芯片的比较 冰封 2016-7-20 0/359 冰封 2016-7-20 19:58
common   晶振电路的稳定性 yuyang911220 2016-7-20 1/526 冰封 2016-7-20 21:47
common   硬核FPGA yuyang911220 2016-7-20 1/362 冰封 2016-7-20 21:50
common   关于第二时钟资源 yuyang911220 2016-7-20 0/373 yuyang911220 2016-7-20 17:26
common   Jtag接口不能进行配置 yuyang911220 2016-7-20 0/350 yuyang911220 2016-7-20 17:24
common   xilinx全局时钟差分输入 yuyang911220 2016-7-20 0/861 yuyang911220 2016-7-20 17:21
common   关于阻塞和非阻塞的问题？ 冰封 2016-7-18 1/289 zhouxinan 2016-7-19 11:07
common   FPGA的主要特点 jackzhang01 2016-7-16 1/499 yuchengze 2016-8-21 14:28
common   eX器件LP方式引脚的使用 jackzhang01 2016-7-14 0/396 jackzhang01 2016-7-14 23:50
common   几种降低静态功耗的设计方法 jackzhang01 2016-7-14 0/360 jackzhang01 2016-7-14 23:49
common   FPGA的基本特点 jackzhang01 2016-7-14 0/336 jackzhang01 2016-7-14 23:47
common   FPGA jackzhang01 2016-7-14 0/533 jackzhang01 2016-7-14 23:45
common   fifo读写问题 冰封 2016-7-14 0/315 冰封 2016-7-14 20:33
common   求教SD卡的读写uart串口测试？？? 冰封 2016-7-14 0/289 冰封 2016-7-14 20:32
common   怎么才能把PCIE真正跑起来 冰封 2016-7-14 0/324 冰封 2016-7-14 20:30
common   求教EPM240如何实现开关矩阵 冰封 2016-7-13 1/489 zhouxinan 2016-7-14 18:30
common   我想做ns级可调延迟的数字同步脉冲信号,脉宽10us,怎么做啊,求指导? 冰封 2016-7-13 0/304 冰封 2016-7-13 23:31
common   求助，有关VHDL与Verilog中时钟上升沿的判断问题 冰封 2016-7-12 0/383 冰封 2016-7-12 22:39
common   时序约束的认识，欢迎大家前来讨论！！！ 冰封 2016-7-12 0/353 冰封 2016-7-12 22:35
common   verilog 状态机实现SPI接口RAM不稳定，求助！--1（接上一篇） 冰封 2016-7-12 0/327 冰封 2016-7-12 22:34
common   verilog 状态机实现SPI接口RAM不稳定，求助！--1（字数限制其余代码放到下一文章） 冰封 2016-7-12 0/564 冰封 2016-7-12 22:33
common   FPGA 一步一步轻松入门(有网友需求的SDRAM IP core ,SPI，Uart，VGA时序，SD卡读取 全 冰封 2016-7-12 1/580 yuchengze 2016-8-21 14:38
common   发一个我写的DDS芯片AD9833，请大家指正交流 附件 冰封 2016-7-12 0/452 冰封 2016-7-12 22:14
common   分享《深入浅出玩转FPGA视频学习课程特权同学35讲全[wmv] 冰封 2016-7-12 0/455 冰封 2016-7-12 21:49
common   Verilog IIC通信实验笔记 原创 冰封 2016-7-12 1/437 yuchengze 2016-8-21 14:34
common   时序约束就是 改变 逻辑器件和连线的在FPGA上的位置？ 冰封 2016-7-12 0/315 冰封 2016-7-12 21:46
common   VGA是模拟输出口，我用FPGA做的话还要D/A转换？ 冰封 2016-7-12 0/355 冰封 2016-7-12 21:45
common   请教如何将输入的信号电压限制+5/-5V之间 冰封 2016-7-12 0/348 冰封 2016-7-12 21:43
common   请教关于FPGA输出25k方波信号“过冲”的问题 图片附件 冰封 2016-7-12 1/532 zhouxinan 2016-7-12 21:07
common   FPGA和单片机的对比的疑惑？ 冰封 2016-7-12 0/384 冰封 2016-7-12 20:49
common   个人感觉VHDL比verilog好用，你觉得呢 冰封 2016-7-12 1/335 zhouxinan 2016-7-12 21:08
common   FPGA设计风格经验谈 冰封 2016-7-9 1/473 zhouxinan 2016-7-9 23:07
common   如何使用FPGA加速机器学习算法？ 冰封 2016-7-9 1/531 zhouxinan 2016-7-9 23:08
common   pll倍频信号不正常 冰封 2016-7-9 0/278 冰封 2016-7-9 16:12
common   工程师肺腑之言谈FPGA项目（转） 冰封 2016-7-9 1/431 yuchengze 2016-8-21 14:37
common   请问：DDR3误码率怎么测？ 冰封 2016-7-9 1/561 zhouxinan 2016-7-9 23:09
common   Verilog实现勾股定理 冰封 2016-7-9 0/290 冰封 2016-7-9 16:08
common   高性能3U PXIE信号处理平台 冰封 2016-7-9 0/307 冰封 2016-7-9 16:07
    类型 排序方式 时间范围    
1 ...207208209210211212213214215216... 664
返回首页 发帖