首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...177178179180181182183184185186... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   美高森美LiteFast串行通信协议减少客户设计工作和上市时间 yuchengze 2016-10-22 0/420 yuchengze 2016-10-22 10:21
common   上海安路科技宣布国内首款ELF系列非易失性CPLD产品批量供货 yuchengze 2016-10-22 0/627 yuchengze 2016-10-22 10:20
common   美高森美新增图像/视频解决方案 yuchengze 2016-10-22 0/389 yuchengze 2016-10-22 10:19
common   Achronix宣布用于SoC加速的Speedcore嵌入式FPGA IP产品开始供货 yuchengze 2016-10-22 0/406 yuchengze 2016-10-22 10:18
common   Xilinx宣布16nm UltraScale+ 产品提前量产 yuchengze 2016-10-22 0/361 yuchengze 2016-10-22 10:17
common   美高森美发布全新安全FPGA生产编程解决方案 yuchengze 2016-10-22 0/324 yuchengze 2016-10-22 10:15
common   FPGA嵌入式系统开发过程中的XBD文件设计（2） yuyang911220 2016-10-18 0/493 yuyang911220 2016-10-18 16:01
common   FPGA嵌入式系统开发过程中的XBD文件设计 yuyang911220 2016-10-18 0/436 yuyang911220 2016-10-18 15:59
common   FPGA的多路可控脉冲延迟系统（2） yuyang911220 2016-10-18 0/457 yuyang911220 2016-10-18 15:56
common   FPGA的多路可控脉冲延迟系统 yuyang911220 2016-10-18 0/483 yuyang911220 2016-10-18 15:55
common   Altera与DDD将2D数字图像带入3D yuyang911220 2016-10-18 0/615 yuyang911220 2016-10-18 15:53
common   用verilog语言在modelsim软件中设计一个正弦波发生器!菜鸟在线急用 冰封 2016-10-17 0/549 冰封 2016-10-17 22:54
common   dsp/BIOS菜鸟求助 冰封 2016-10-17 0/553 冰封 2016-10-17 22:52
common   altera iv无法成功配置，求高手指点 冰封 2016-10-17 0/317 冰封 2016-10-17 22:51
common   与门设计出现的问题 冰封 2016-10-17 0/341 冰封 2016-10-17 22:50
common   如何将一个32位长的数组按照8位一个数组长度逐次写入FIFO 冰封 2016-10-17 0/297 冰封 2016-10-17 22:50
common   de1-soc开发板，如何将preloader_with_header.img更新到boot SD card? 冰封 2016-10-17 0/328 冰封 2016-10-17 22:49
common   virtex-2 ddr sdram 冰封 2016-10-17 0/333 冰封 2016-10-17 22:48
common   Altera PCIe IP核开发 冰封 2016-10-17 0/315 冰封 2016-10-17 22:47
common   从quartus到modelsim的问题 冰封 2016-10-17 0/310 冰封 2016-10-17 22:20
common   并串转换有瑕疵 冰封 2016-10-17 0/443 冰封 2016-10-17 22:18
common   求大神帮忙看看这个PWM控制LED输出的哪里出错误了啊 冰封 2016-10-17 0/292 冰封 2016-10-17 22:12
common   Ehternet 1000base-x pcs/pma例化问题 冰封 2016-10-17 0/295 冰封 2016-10-17 22:12
common   关于PAL输出显示的问题 冰封 2016-10-17 0/311 冰封 2016-10-17 22:10
common   NIOSII报错的问题 冰封 2016-10-17 0/307 冰封 2016-10-17 22:09
common   中断处理问题 冰封 2016-10-17 0/310 冰封 2016-10-17 22:08
common   ISE VHDL 地址差的太远，RAM反应不过来 冰封 2016-10-17 0/296 冰封 2016-10-17 22:07
common   verilog语法小问题 冰封 2016-10-17 0/304 冰封 2016-10-17 22:07
common   ISE FPGA RAM用超了，通不过综合吧? 冰封 2016-10-17 0/295 冰封 2016-10-17 22:04
common   基于FPGA实现去噪 论文 -- 献给毕设的你 冰封 2016-10-17 0/366 冰封 2016-10-17 22:03
common   verilog如何用矩阵键盘按三次输入三位数（0-999）？ 冰封 2016-10-17 0/554 冰封 2016-10-17 22:02
common   FPGA与SJA1000用SN74ALVC164245电平转换的问题 冰封 2016-10-17 0/287 冰封 2016-10-17 22:01
common   二维FFT的FPGA实现 冰封 2016-10-17 0/368 冰封 2016-10-17 21:59
common   88E1111连接不上 冰封 2016-10-17 0/310 冰封 2016-10-17 21:58
common   JTAG无法配置，AS能烧写成功但无法运行 冰封 2016-10-17 0/311 冰封 2016-10-17 21:55
common   nios ii访问双口ram数据顺序不对! 冰封 2016-10-17 0/296 冰封 2016-10-17 21:54
common   程序崩溃 冰封 2016-10-17 0/488 冰封 2016-10-17 21:53
common   编译出错 冰封 2016-10-17 0/292 冰封 2016-10-17 21:52
common   FPGA vs. ASIC，谁将引领移动端人工智能潮流？ 冰封 2016-10-17 0/553 冰封 2016-10-17 21:51
common   数据通过spi自stm32发送到cpld，cpld处理后发回出现问题，详细如下 冰封 2016-10-17 0/303 冰封 2016-10-17 21:49
    类型 排序方式 时间范围    
1 ...177178179180181182183184185186... 664
返回首页 发帖