首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

并串转换能把速度做高吗?

并串转换能把速度做高吗?

用触发器做了一个7*8bit的并串转换器,用于把数据并行读入串行读出,触发器输入端加了多路选择器,用于选择输入和输出,用计数器选择并行读入的和串行输出的时机,后仿时钟只能做到50多M,大家都是怎么做的,有没有可能达到100M以上啊?比如加约束或使用分布式ram~~~请大家指教!

我用的是spartan3的片子
噢,错了,用触发器可以做到90多M,分布式ram做不快,只能50M左右
现在的问题是,时钟做得再高些由于触发器建立时间不够就触发不上了
BRAM和dram本身的速度好象在1-3ns的量级。如果辅助速度跟不上,就会出现这类问题。
ceco
BRAM和dram本身的速度好象在1-3ns的量级。如果辅助速度跟不上,就会出现这类问题。
ceco
返回列表