首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» Xilinx 技术论坛 (Xilinx Technical Discussion Foru) » [讨论]如何提高设计系统的频率

返回列表回复发帖

[讨论]如何提高设计系统的频率

注册会员

Rank: 2

UID: 136327
性别: 男

1^#

字体大小: tT

phdb发表于 2006-4-5 10:45 | 只看该作者

[讨论]如何提高设计系统的频率

频率, 系统, 设计, 讨论

如题，如何来提高设计系统的频率，偶知道使用时序约

束是可以的，但是有限，哪位打下近来侃侃，让兄弟们

长些见识

收藏分享评分

回复引用

禁止发言

UID: 132434
性别: 男

2^#

stone133发表于 2006-4-5 23:41 | 只看该作者

1。优化你的算法，例如使用流水线；
2。某些关键地方使用程序自带模块（一般来说程序自带的比自己实现的效率要高）

美梦成真-->噩梦降临！

回复引用

注册会员

Rank: 2

UID: 136327
性别: 男

3^#

phdb发表于 2006-4-6 09:26 | 只看该作者

嗯，我觉得优化算法是可行的；但是把时钟调高后，要保证时许的正确可能就不太好实现了吧

回复引用

注册会员

Rank: 2

UID: 135548
性别: 男

4^#

hesperus发表于 2006-4-7 02:46 | 只看该作者

看Timing report,谁慢就搞谁，哈哈。通常如果又很多模块，那总是有可以跑得快的，又可以跑得慢的，也可以考虑分开来做。还有涉及ＩＯ的时候会很麻烦，因为ｔｉｍｉｎｇ要依赖于外面的电路。

回复引用