ISE Simulator 后仿真出现问题,迷惑中
- UID
- 132834
- 性别
- 男
|
ISE Simulator 后仿真出现问题,迷惑中
为了在10M左右的串行总线上采集数据,我用Verilog写了一个小模块。主要功能是在时钟上升沿判断总线是否有数据,以及数据的方向和数据包长度,按照时钟节拍抓到数据后,转为8位并行输出。 开发环境是ISE7.1i 芯片用XC9572XL。模块的行为仿真正常,XST综合后没有警告和错误。FIT报告也正常,但是在做POST FIT SIMULATION时,运行到最后一步,simulator启动起来后,提示 ERROR:Simulator:29 - at 0 ns : Can not find hierarchical name \DOUT_0$Q_6 . 到xilinx的官方网站里面也没找到对应的提示,Simulator的帮助文档里面也没有找到代码为29的错误是什么意思。反复检查程序似乎没有什么错误,程序烧到芯片上功能不太对劲,因为还要配合单片机,一时无法判断是CPLD的问题还是MCU的错误。 根据提示我找到了DOUT_0$Q_6所在的文件,是“BBU_timesim.v"(BBU是工程名称),但是无论我如何改换该文件的路径,都提示一样的错误,重新清空项目文件也是一样。在xilinx查到最相近的提示是 Can not find hierarchical variable name。解决方案是选择simulation language为VHDL。我新建工程并选择VHDL,系统提示我我的模块是用Verilog写的,不能支持2种HDL。 另外我把芯片改为FPGA,竟然可以后仿真,但是结果不对。 上述情况搞的我十分困扰,反复检查程序,删除大量的附加功能代码,均不能进行后仿真,恳请各位版主、大侠关注,非常感谢!!
|
|
|
|
|
|
- UID
- 132834
- 性别
- 男
|
今天彻底大换血,删了ISE7.1i和ModelSim SE6。在Xilinx申请了免费的ISE 8.1iWebPack和ModelSim XE III Starter版,后仿一次成功,波形相当完美。
ISE8.1webpack版 不支持大容量的FPGA和过时的CPLD;MXEIII starter版全速仿真10000行以下的程序,半速仿真10000行以上的程序。对于我来说够用了。就是不知道这个10000行是源代码还是网表。
我已经在xilnx的forum上就该问题提问。如果有确定的解答则好,如果没有,说不定是D版ISE7.1icrack的问题了。高度怀疑中!一句话,还是正版好啊! |
|
|
|
|
|