verilog hdl的一个问题！

shuzzz@sohu.com 该用户已被删除

1^#

打印

字体大小: tT

shuzzz@sohu.com发表于 2003-8-20 20:05 | 只看该作者

verilog hdl的一个问题！

hdl, verilog

使用条件操作符, 编写赋值语句选择NextState的值。如果CurrentState的值
为RESET, 那么NextState的值为GO；如果CurentState的值为GO，则NextState的值为BUSY；如果CurrentState的值为BUSY；则NextState的值为RESET.
这个怎么写阿，各位大虾！

收藏分享评分

回复引用

订阅 TOP

新手上路

Rank: 1

UID: 76012
性别: 男

2^#

owlpro发表于 2003-8-20 20:05 | 只看该作者

case (CurrentState) RESET:NextState<=GO; GO:NextState<=BUSY; BUSY:NextState<=RESET; endcase

回复引用

TOP