首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]高手帮忙,毕业论文遇到难题

[求助]高手帮忙,毕业论文遇到难题

我的论文是多进制正交扩频通信的编码实现


 fficeffice" />ffice:word" />


 


 


 


 


 


 


高手请指教: 用vhdl怎么编写分频连和串并转化


还有那个同步码产生单元和时钟控制单元还用vhdl编写吗?

分频部分和串并变换部分几乎所有的vhdl书上都有讲,找本查查;
同步码产生单元和时钟控制单元需要用vhdl编写,也应该写在里面,如果再用外部来实现就浪费资源了;
美梦成真-->噩梦降临!
谢谢了,我找本书看看,你能留个QQ号吗,有时间想和你多交流一下
返回列表