首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

跨时域的抖动问题，大家看看

中级会员

Rank: 3Rank: 3

UID
133774 
性别
男 
1#
打印
tT
monchy发表于 2006-5-19 21:25 | 只看该作者

跨时域的抖动问题，大家看看

触发器, 很有可能
一般DCM输出的CLK0, CLKFX, CLKDV理论上是上升沿严格对齐的，那么他们之间的skew是不是足够小到可以不考虑跨时域的时钟抖动问题呢？比如我用一个两个跨时域的串联触发器，第一个的时钟为clk,第二个的时钟是clk×7(clk的7倍频)，如果DCM输出的clk×7的相位比clk晚一点的话，很有可能clk上升沿把数据打到第二个触发器后clk×7的上升沿才来到，如果满足第二个触发器的setup  time的话，就提前一个周期把数据从第二个触发器打出去了，这对于有些设计是致命的，请大侠指点啊～～～
收藏 分享 评分
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
140722 
性别
男 
2#
slce发表于 2006-5-22 15:31 | 只看该作者
想了半天，觉得还是解决不了，帮你顶一下吧，看看有没有能解决的
回复 引用

TOP

注册会员

Rank: 2

UID
19109 
性别
男 
3#
CECO发表于 2006-5-25 20:58 | 只看该作者
分析：
二个dcm输出的时钟之间的时间差在相位的调节粒度，我认为在30-50ps量级。
寄存器之间信号传送的时间至少0.5n量级。
这些应当是器件设计公司考虑好的情况。
供参考
ceco
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
4#
stone133发表于 2006-5-26 10:09 | 只看该作者
如果你工作的频率远远没有达到此芯片的极限工作频率，这个问题就像楼上说的，你用不着考虑这个
美梦成真-->噩梦降临！
回复 引用

TOP

注册会员

Rank: 2

UID
141134 
性别
男 
5#
justxb发表于 2006-5-27 00:14 | 只看该作者
用clk×7再同步一下clk试试
学习
回复 引用

TOP

注册会员

Rank: 2

UID
141134 
性别
男 
6#
justxb发表于 2006-5-27 00:15 | 只看该作者
这样clk×7的沿将会早于clk
不知能否满足你的需求
学习
回复 引用

TOP

返回列表