首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

出学者的求教

注册会员

Rank: 2

UID
140633 
性别
男 
1#
打印
tT
syh104发表于 2006-5-21 16:19 | 只看该作者

出学者的求教

学者, 求教
请各位高手指点一下,我是verilog HDL的初学者,我使用的是maxplus,请问一下,怎么进行仿真啊?我把编好的verilogHDL以.v的格式保存,然后用进行编译,怎么出不来结果啊?
收藏 分享 评分
回复 引用

订阅 TOP

禁止发言

UID
132434 
性别
男 
2#
stone133发表于 2006-5-21 17:50 | 只看该作者
仿真需要建立仿真文件，后缀名为.scf保存以后就可以仿真了
美梦成真-->噩梦降临！
回复 引用

TOP

返回列表