首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

各位大侠,这是怎么回事啊?

stone133斑竹,不行啊,你改过的好象和我发的哪个有问题的程序是一样 的啊,怎么回师?
大家好
我在maxplus中仿真过了,没发现问题啊;
我回去用ise给你试试看;
美梦成真-->噩梦降临!
我试过了,程序就是我发的那个,没有任何改动,仿真结果也对,我把整个工程发上来;
我用的也是ise7.1,仿真工具是modelsim5.8,因为我只会用verilog写测试文件,所以测试文件是verilog格式的,lz凑合看看吧。
http://bbs.chinaecnet.com/uploadImages/20060630.rar
美梦成真-->噩梦降临!
可是怎么回是,我这连syntax着一关就出先这么多错误,感觉错误又无从下手啊,难道是我的软件有问题吗?敬请不另赐教。
大家好
难道在lz那里还不行?我发的那个工程原样打开也不行?有点晕了,方便的话去其它机器上试试看
美梦成真-->噩梦降临!
我用ISE7.1试过了,完全可以通过。
在你程序的50行即“0100" when "1100",处出现语法错误,即0100前面的双引号应该改为英文状态下的双引号。
而且ERROR:HDLParsers:163 在XILINX的技术支持里描述也是为语法错误。
返回列表