中级会员

Rank: 3 Rank: 3

UID: 132801
性别: 男

1^#

打印

字体大小: tT

kendny发表于 2006-7-6 19:08 | 只看该作者

关于时序约束问题

时序

我用spartan2 50M的系统时钟，经过DLL倍频产生200M的时钟，用来产生频率1M的正弦波，对于时序约束应该怎么用啊，我没用时序约束，后仿真来出现不稳定（前仿真正确），我的后仿真时序在两个数之间有不稳定，那为什么两个数之间会不稳定啊，是不是时序约束问题？该如何解决呢？谢谢

收藏分享评分

回复引用

订阅 TOP

中级会员

Rank: 3 Rank: 3

UID: 132801
性别: 男

2^#

kendny发表于 2006-7-6 19:19 | 只看该作者

顶下

回复引用

TOP

注册会员

Rank: 2

UID: 72520
性别: 男

3^#

Santas发表于 2006-7-6 21:05 | 只看该作者

没理解，能不能说的更清楚些？

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 132801
性别: 男

4^#

kendny发表于 2006-7-7 09:42 | 只看该作者

[upload=image/bmp]uploadImages/tu .jpg[/upload]
就是在两个数之间有个过度，不知道怎么把他消灭掉

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 132801
性别: 男

5^#

kendny发表于 2006-7-8 12:48 | 只看该作者

谢谢pengyoubeiku,那我要接D/A转换器会有一定的影响的吧，该如何解决呢？如何将他的过渡区减小呢？谢谢,我是新手

回复引用

TOP

禁止发言

UID: 132434
性别: 男

6^#

stone133发表于 2006-7-10 09:59 | 只看该作者

接D/A转换器不会有影响的；
因为D/A转换器的工作是需要时钟的，你的数据和工作时钟之间的关系只要稳定可靠，那些过渡的小区域是不会有影响的；

美梦成真-->噩梦降临！

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 132801
性别: 男

7^#

kendny发表于 2006-7-11 09:13 | 只看该作者

谢谢楼上两位了，对于时钟200M的高速D/A有什么比较好的，推荐一个？

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 132801
性别: 男

8^#

kendny发表于 2006-7-12 09:07 | 只看该作者

看了一些关于D/A的资料，好象没有时钟控制的啊，一般有一些控制引脚（如CS，XFER，WR等等）为了消除过度过程对D/A转换产生影响，应该需要在FPGA中添加一些控制信号来控制D/A的转换（本来以为只要输出12位数据接入D/A就可以了），但由于输出数据信号的频率已经是最大的时钟频率了，因此产生控制信号比较困难啊，请问如何解决啊？谢谢，不胜感激

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 132801
性别: 男

9^#

kendny发表于 2006-7-12 09:10 | 只看该作者

12位，10位的都可以的

回复引用

TOP