首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]Verilog 异步复位怎么表示?

[求助]Verilog 异步复位怎么表示?

我对Verilog 不熟悉,请问Verilog 异步复位怎么表示?


我用VHDL的方式套在它上面不成功,请各位大虾给我一段CODE!

// High active ,asynchronous Reset

always ( posedge iCLK or posedge iRST ) begin
  if (iRST ) begin
    // initial statement here
  end
  else begin
    // Other behavior statement here.
  end
end

[此贴子已经被gymdove于2006-7-10 17:27:34编辑过]

test
test
test
test
test
always @(posedge iCLK or posedge iRST ) begin
if (iRST ) begin
// initial statement here
end
else begin
// Other behavior statement here.
end
end

复位,是要边沿触发还是电平触发啊?
你的写法有问题,边沿是一个瞬时的状态……用@才对。

好久没接触了,不知道有没有混掉,好像是这样的。

我不要回到火星上去!
异步复位不在时钟节拍控制下生效,也就是说只要异步复位信号来了,不用等到时钟到来就进入复位阶段;
就像楼上写得那样
美梦成真-->噩梦降临!
返回列表