asand 当前离线
注册会员
我对Verilog 不熟悉,请问Verilog 异步复位怎么表示?
我用VHDL的方式套在它上面不成功,请各位大虾给我一段CODE!
订阅 TOP
gymdove 当前离线
FPGA/CPLD版主
中级会员
[此贴子已经被gymdove于2006-7-10 17:27:34编辑过]
TOP
dawn-star 当前离线
stone133 当前离线
版主
禁止发言