首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 用Quartus时老告诉我时序不满足,该怎么改呢?
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
用Quartus时老告诉我时序不满足,该怎么改呢?
zhengdsp
该用户已被删除
1
#
打印
字体大小:
t
T
zhengdsp
发表于 2006-8-30 22:15
|
只看该作者
用Quartus时老告诉我时序不满足,该怎么改呢?
时序
,
Quartus
整个图就是锁相环出来20M的时钟分频成2M,40K,20K到altsyncram模块(单口的)做clock,wren,address变化的时钟,然后在编译到Timing Analyzer这项的时候就出一个Critical Warning,请问错在哪里呢,请路过的大虾帮帮忙!
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
stone133
当前离线
版主
UID
132434
帖子
2193
精华
0
积分
5101
阅读权限
0
在线时间
2 小时
注册时间
2006-2-26
最后登录
2019-4-23
禁止发言
UID
132434
性别
男
2
#
stone133
发表于 2006-9-1 21:13
|
只看该作者
软件给你的提示呢?发上来吧
美梦成真-->噩梦降临!
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议