首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » vhdl&verilog 问题

返回列表回复发帖

vhdl&verilog 问题

注册会员

Rank: 2

UID: 189344
性别: 男

1^#

字体大小: tT

zhuzhuqing发表于 2008-4-7 16:46 | 只看该作者

vhdl&verilog 问题

请问vhdl 和verilog学哪个好点？

收藏分享评分

回复引用

禁止发言

UID: 132434
性别: 男

2^#

stone133发表于 2008-4-7 17:58 | 只看该作者

vhdl严谨点，verilog用的人多些，它更接近c语言，不能说谁好谁坏，学习的时候看周围的人吧，身边有个前辈指点学起来事半功倍；

美梦成真-->噩梦降临！

回复引用

金牌会员

Rank: 6 Rank: 6

UID: 121854
性别: 男

3^#

flanix发表于 2008-4-9 10:04 | 只看该作者

楼上说的有道理,语言不重要,关键是你的算法与思想.

真诚让沟通更简单! QQ:767914192

回复引用