首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请高手帮我看看,编译时怎么把CLK优化掉了?

请高手帮我看看,编译时怎么把CLK优化掉了?

我想在时钟的上升沿和下降沿都执行相应操作,这样编行不行?高手指点! module ENCODER(rst,clk,data_nrz,data_cmi); input data_nrz,clk,rst; output data_cmi; reg data_cmi,be_data1; always @(clk) if(!rst) begin data_cmi<=1; be_data1<=0; end else begin @(posedge clk) if(data_nrz==1'b0) data_cmi<=1'b0; else data_cmi<=~be_data1; be_data1<=~be_data1; @(negedge clk) if(data_nrz==1'b0) data_cmi<=1'b1; else; end endmodule
返回列表