ISE 7.1i中iMPACT出现如此警告,该咋办?请教各位! ISE, iMPACT, 警告, 请教

cyz_arm

最近接触Spartan-3E FPGA,在使用iMPACT时出现如下的警告,
不知道是何原因,该怎么解决? JTAG方式下载,GCLK定义并锁定在XC3S100E-TQ144的122脚。

WARNING:iMPACT:2257 - Startup Clock has been changed to 'JtagClk' in the bitstream stored in memory,but the original bitstream file remains unchanged.

请诸位帮忙释疑!

[此贴子已经被作者于2006-4-8 13:36:02编辑过]

stone133

这个是你生成下载文件的时候由各设置不对；
在IMPACT的属性中，START CLOCK有两个是中选择，一个是JTAGCLK,一个是CCLK,你换成JTAGCLK就可以消除这个警告；如果这个是你在调试过程出现的警告，问题不大，软件自动的更改了你时钟，仍然能正常下载

[此贴子已经被stone133于2006-4-9 10:32:06编辑过]

cyz_arm

如何在IMPACT的属性中，将START CLOCK设置成JTAGCLK？
为何要这么做，我找不到相关的资料，可否稍微详细地说明一下？
或者在哪里可以找到关于START CLOCK的相关说明？

先谢谢了

stone133

1。在ise的开发环境中点中你的顶层文件；
2。在下面出现的一系列的功能中，点中IMPACT，单击右健，选择属性；
3。在出现的菜单中选中STARTUP OPTION条目，会有一个FPGA START_UP CLOCK的选项；
4。选择FPGA START_UP CLOCK对应的下拉菜单，你就可以选择你想要的时钟类型了；

5。这么做的原因是针对FPGA下载和ROM下载两种不同情况使用的；

[此贴子已经被stone133于2006-4-10 21:31:31编辑过]

stone133

1。CCLK：FPGA同步配置时钟。如果配置模式为主模式，则该时钟由FPGA器件生成，并输出；如果配置模式为从模式，则该时钟由外部提供；当所配置的数据存放在PROM中，即通过PROM来配置器件时，必须选择CCLK时钟；
2。USER CLOCK：用户定义的配置时钟信号，该配置时钟目前很少采用；
3。JTAG CLOCK：JTAG模式的配置时钟，该时钟提供给内部的JTAG控制逻辑。
4。默认值为：CCLK

cyz_arm

按照你所说的,原来的iMPACT警告消失了,而且JTAG方式能够识别器件了,很高兴!

但是,选择bit文件，并右键选择program后，弹出的“progrm options”对话框中，只有“verify”一项可选，点击OK之后，警告提示mask文件不存在，无法正常下载，

请问这又是怎么回事？

stone133

1.如果要verify, mask文件是必须的;
2.在生成下载文件的那个对话框中 ,有一个read back选项,把他选中,然后选中generate mask file,就可以生成mask文件了;
3.这个文件系统默认是不生成的,所以要手动设置;
希望有时间长来这里看看,这样的问题以前也有人讨论过.

cyz_arm

我的程序下载OK了，功能一切正常!

也许我该仔细地再详细看看ISE WebPACK8.1i的用户手册，其实上面的问题在里面都有详细说明的，呵呵~

stone133

是的，虽然有些东西我们找不到，但ise的技术文档覆盖面还是很广的