首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

信号滤波

信号滤波

always @(posedge clk or negedge rst_n)
begin
  if(~rst_n)
     fil_cnt <= 2'd0;
  else if(clk_key !=clk_key_reg)
     fil_cnt <= fil_cnt + 2'd1;
  else
     fil_cnt <= fil_cnt;   
  end
 
always @(posedge clk or negedge rst_n)
begin
  if(~rst_n)
    clk_key_reg <= 1'b0;
  else if(&fil_cnt)
    clk_key_reg <= clk_key;
  else
    clk_key_reg <= clk_key_reg;
end

兄台什么用意,可否说明清楚。
这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm

你写的这个东西怎么像是个键盘消抖电路?

美梦成真-->噩梦降临!

忘记说明了,为了去掉信号上的毛刺,可用以上程序。

返回列表