首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]vhdl中怎样定义输出口维持原状不变?

使用 case
最后加入default语句,把你没有意义的代码(101,110,111)写到default中,在这几个状态中加入类似a<=a的语句
美梦成真-->噩梦降临!
case (<3-bit select>) is
when "000" =>
;
when "001" =>
;
when "010" =>
;
when "011" =>
;
when "100" =>
;
when "101" =>
;
when "110" =>
;
when "111" =>
;
when others =>
out<=out;
end case;
你的out是几位的?根据你的具体情况修改一下,我把你的out1~out5认为是一组了
但我有几点不明白你的设计:001的时候你需要out1,out3,out4,out5为什么状态呢?保持原态还是什么?
美梦成真-->噩梦降临!
开发软件一般都带有模板,在你忘记某些写法的时候,调用模板是个不错的办法,书写规则也能捎带学习以下
美梦成真-->噩梦降临!
返回列表