首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

毕业设计：关于 Verilog 的

禁止发言

UID
132434 
性别
男 
1#
stone133发表于 2006-3-27 13:18 | 显示全部帖子
你自己解释得很清楚了，先实现双相码
美梦成真-->噩梦降临！
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
2#
stone133发表于 2006-3-27 13:22 | 显示全部帖子
http://bbs.chinaecnet.com/uploadImages/manchester_verilog.zip


这个是一个双相码的编译码程序，最好弄清楚再用，要不没什么好处
美梦成真-->噩梦降临！
回复 引用

TOP

返回列表