首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 请问:cpld怎样抗干扰的?
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
请问:cpld怎样抗干扰的?
发短消息
加为好友
stone133
当前离线
版主
UID
132434
帖子
2193
精华
0
积分
5101
阅读权限
0
在线时间
2 小时
注册时间
2006-2-26
最后登录
2019-4-23
禁止发言
UID
132434
性别
男
1
#
stone133
发表于 2006-5-12 15:58
|
显示全部帖子
抗干扰不是芯片内部的工作,这个工作主要由外围电路来完成,比如电源部分,接地设计等等
"利用一段宽脉冲检测信号"这个在按键检测电路中常用来做消抖;
"如果干扰信号比正常的信号脉宽还宽"就没有办法了,如果有核心好同样性质的干扰出现你是消除不了的
美梦成真-->噩梦降临!
回复
引用
TOP
发短消息
加为好友
stone133
当前离线
版主
UID
132434
帖子
2193
精华
0
积分
5101
阅读权限
0
在线时间
2 小时
注册时间
2006-2-26
最后登录
2019-4-23
禁止发言
UID
132434
性别
男
2
#
stone133
发表于 2006-5-16 11:18
|
显示全部帖子
不能的.电容在外面加一个很容易,芯片内部哪里去弄个电容呢?
当然有的公司在内部做了一些抗干扰处理,但是这个只是他内部的一些特色而已,真正使用起来的时候,需要你给cpld一个可靠的工作环境,这个环境就是由外部电路来提供
美梦成真-->噩梦降临!
回复
引用
TOP
返回列表
PCB综合技术
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议