首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Verilog的一个疑问

禁止发言

UID
132434 
性别
男 
1#
stone133发表于 2006-6-3 20:30 | 显示全部帖子
会继续加
美梦成真-->噩梦降临！
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
2#
stone133发表于 2006-6-5 18:27 | 显示全部帖子
不停的加，你要说溢出也可以这么说，溢出后不就是0吗？
你要是不放心，在begin里面加上一句：
buffer==22'b0000_00000000_00000000；
这个和你不加的效果一样；

[此贴子已经被stone133于2006-6-5 18:27:45编辑过]

美梦成真-->噩梦降临！
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
3#
stone133发表于 2006-6-6 18:08 | 显示全部帖子
4194303个11.0592M的时钟周期=0.379秒；
ledout是0.5s被取反一次？应该是0.379秒吧？
美梦成真-->噩梦降临！
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
4#
stone133发表于 2006-6-7 14:58 | 显示全部帖子
1。20'b1111_11111111_11111111=1048575是做什么的，怎么在你的程序里面没见到？
2。选一个合适的计数器的意思就是得到一个合适的计数值，这个值保证你得到一个合适的时间；


美梦成真-->噩梦降临！
回复 引用

TOP

返回列表