首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

在FPGA的时序设计中经常产生毛刺，请问如何避免?

禁止发言

UID
132434 
性别
男 
1#
stone133发表于 2006-7-28 23:38 | 显示全部帖子
最简单的就是加寄存器，但是这样会产生一定的延时；组合逻辑尽量不要和时序逻辑纠缠在一起；
美梦成真-->噩梦降临！
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
2#
stone133发表于 2006-7-29 16:13 | 显示全部帖子
时钟有毛刺可是不行，你的时钟是不是用了很多组合逻辑产生出来的？这样的做法是要尽量避免的
美梦成真-->噩梦降临！
回复 引用

TOP

返回列表