首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教CDLD的时钟频率问题

如果需要更高的时钟再接,如果不需要就别接了,追求过高的时钟并没有什么好处。

7128资源有限,如果是做的时序电路,那资源消耗的更大,11.0592M还不够?

如果你想接,可以用任何时钟接过来,需要注意的是电平要匹配,最好接在7128的gclk上,如果不这样,综合的时候可能会出错。

美梦成真-->噩梦降临!
返回列表