首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

altera 的cyclone 系列的pll中，输入clk的频率有限制吗？

禁止发言

UID
132434 
性别
男 
1#
stone133发表于 2008-4-17 18:25 | 显示全部帖子
这个系列没有用过，不过这个一般都有最低时钟频率的限制的，具体限制在生成pll core的时候会有一个数据手册，上面会有说明，或者生在成的过程中，参数的范围会给出
美梦成真-->噩梦降临！
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
2#
stone133发表于 2008-4-18 15:46 | 显示全部帖子
欢迎常来交流
美梦成真-->噩梦降临！
回复 引用

TOP

返回列表