大家好！想请教大家一个问题：
1.给cpld的引脚置高或置低后，用示波器能测出该引脚高低电平吗？
2.CPLD不用的引脚在cpld工作时的电平是高还是低？
3.如果程序能下进去，不管如何设置，引脚电平一直是高，这是什嬷原因呢？ 我测试过，该引脚不和电源短路，感觉程序能烧进去，但不工作。
下面是程序，我用的是ISE：
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity NFXOcpld is
Port (
WCS1 : out std_logic;
WCS2 : out std_logic
);
end NFXOcpld;
begin
WCS1<='0';
WCS2<='1';
end Behavioral;
请各位老大指教！ | 
