首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教高手

中级会员

Rank: 3Rank: 3

UID
132801 
性别
男 
1#
打印
tT
kendny发表于 2006-6-28 17:13 | 只看该作者

请教高手

高手, 请教
有输入clk时钟 ,A,B,C,D四个控制信号，out为输出信号，要求当A,B,C,D四个信号中的任何一个信号由底变高时out=out+50；否则out=out+1，请问用verilog语言如何实现啊？谢谢。（A,B,C,D四个信号随时改变）
收藏 分享 评分
回复 引用

订阅 TOP

禁止发言

UID
132434 
性别
男 
2#
stone133发表于 2006-6-28 17:35 | 只看该作者
用clk监测A,B,C,D的变化，把检测结果相或
美梦成真-->噩梦降临！
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
129182 
性别
男 
3#
dawn-star发表于 2006-6-28 18:22 | 只看该作者
看不懂你描述的，
你的意思是，ABCD中任何一个的上升沿，都使out＋50?
那否则out＋1是什么意思？与clk有什么关系？你是想说，否则，每个clk，out都＋1？？

描述的太不清楚了……
我不要回到火星上去！
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
132801 
性别
男 
4#
kendny发表于 2006-6-28 21:22 | 只看该作者
就是如果A，B，C，D 中的任何一个从零变到一时，out=out+50，如果A，B，C，D 值不变或者由一变零，就执行out=out+1，clk是用来控制加一的记数时钟啊
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
132801 
性别
男 
5#
kendny发表于 2006-6-28 21:22 | 只看该作者
就是如果A，B，C，D 中的任何一个从零变到一时，out=out+50，如果A，B，C，D 值不变或者由一变零，就执行out=out+1，clk是用来控制加一的记数时钟啊
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
6#
stone133发表于 2006-6-29 16:25 | 只看该作者
难道lz +50的操作要50个时钟周期？还是一个时钟周期？
美梦成真-->噩梦降临！
回复 引用

TOP

金牌会员

Rank: 6Rank: 6

UID
132277 
性别
男 
7#
anotherchen发表于 2006-6-29 17:46 | 只看该作者
就是说当A/B/C/D的上升沿到来out＝out+50
其余情况都是out＝out+1吧
╔☆→────────────────←☆╗
┊寻觅在电子中, , , 寻求适合自己的一席┊┊┊┊
┊也许生活本忙碌,  想享受安逸只能是心态了吧┊
╚☆→────────────────←☆╝      &
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
8#
stone133发表于 2006-6-30 08:54 | 只看该作者
我也是像anotherchen一样理解lz的意思的，所以要做的就是检测A/B/C/D的上升沿
美梦成真-->噩梦降临！
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
132801 
性别
男 
9#
kendny发表于 2006-7-2 13:03 | 只看该作者
可以怎么 说了
那用verlog怎么实现呢
谢谢
回复 引用

TOP

禁止发言

UID
132434 
性别
男 
10#
stone133发表于 2006-7-2 19:38 | 只看该作者
用微分电路就可以了
美梦成真-->噩梦降临！
回复 引用

TOP

返回列表