首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 请问gclk和普通的io口有什么分别?
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
请问gclk和普通的io口有什么分别?
发短消息
加为好友
icefog
当前离线
UID
129776
帖子
46
精华
0
积分
307
阅读权限
30
在线时间
0 小时
注册时间
2006-1-10
最后登录
2006-8-6
中级会员
UID
129776
性别
男
1
#
打印
字体大小:
t
T
icefog
发表于 2006-3-7 13:51
|
只看该作者
请问gclk和普通的io口有什么分别?
gclk
请问gclk和普通的io口有什么分别?
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
hit-gbt
当前离线
UID
133292
帖子
3
精华
0
积分
100
阅读权限
20
在线时间
0 小时
注册时间
2006-3-6
最后登录
2006-11-9
注册会员
UID
133292
性别
男
2
#
hit-gbt
发表于 2006-3-8 18:40
|
只看该作者
gclk的驱动能力强
回复
引用
TOP
发短消息
加为好友
stone133
当前离线
版主
UID
132434
帖子
2193
精华
0
积分
5101
阅读权限
0
在线时间
2 小时
注册时间
2006-2-26
最后登录
2019-4-23
禁止发言
UID
132434
性别
男
3
#
stone133
发表于 2006-3-8 20:11
|
只看该作者
记得中午看到过回帖啊,怎么不见了?
gclk是芯片的专用时钟管脚,它内部连接着芯片的内部时钟资源,无论从驱动能力还是精确度,都比普通io进入的时钟要好得多,当然如果要求不高,也可以使用普通io作为时钟输入管脚。但是全局时钟资源不用白不用,你不用资源也不会省出资源来,所以还是使用好
美梦成真-->噩梦降临!
回复
引用
TOP
发短消息
加为好友
icefog
当前离线
UID
129776
帖子
46
精华
0
积分
307
阅读权限
30
在线时间
0 小时
注册时间
2006-1-10
最后登录
2006-8-6
中级会员
UID
129776
性别
男
4
#
icefog
发表于 2006-3-9 09:03
|
只看该作者
不好意思,这贴我发了两次
回复
引用
TOP
发短消息
加为好友
boyfly
当前离线
FPGA/CPLD版主
UID
72852
帖子
230
精华
1
积分
1030
阅读权限
70
在线时间
0 小时
注册时间
2003-5-16
最后登录
2013-5-16
金牌会员
UID
72852
性别
男
5
#
boyfly
发表于 2006-3-10 08:57
|
只看该作者
上边的同志们都介绍得差不多了,我再说以下哦,嘻嘻
1.就是驱动比较强
2.到所有的宏单元的时间长度一致
所以全局时钟最好接到gclk上,对整个设计的稳定性,可靠性有较大的帮助
我是天堂的使者,向我倾诉吧
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议