首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » [急]嵌入式锁相环（PLL）设计和实现（毕业设计）。。。。各位大哥帮忙

返回列表回复发帖

[急]嵌入式锁相环（PLL）设计和实现（毕业设计）。。。。各位大哥帮忙

注册会员

Rank: 2

UID: 134744
性别: 男

1^#

字体大小: tT

iven1984发表于 2006-3-22 01:35 | 只看该作者

[急]嵌入式锁相环（PLL）设计和实现（毕业设计）。。。。各位大哥帮忙

PLL, 毕业设计, 锁相环, 嵌入式, 帮忙

各位大哥，小弟毕业设计做：嵌入式锁相环（PLL）设计和实现，由于大学期间没学过这方面内容，故茫然中。在论坛看到之前有学长做过这个课题，希望能借来一阅，万分感谢！！！

收藏分享评分

回复引用

注册会员

Rank: 2

UID: 134744
性别: 男

2^#

iven1984发表于 2006-3-22 01:37 | 只看该作者

忘了联系方式，qq：158948968

回复引用

中级会员

Rank: 3 Rank: 3

UID: 104335
性别: 男

3^#

topzyb发表于 2006-3-23 08:44 | 只看该作者

在中国学术期刊网上有吧？我看过！

回复引用

超级版主

Rank: 8 Rank: 8

UID: 149046
性别: 男

4^#

silverwolf7516发表于 2006-3-23 09:12 | 只看该作者

去xilinx论坛，你搜PLL，我记得我见过！

回复引用

禁止发言

UID: 132434
性别: 男

5^#

stone133发表于 2006-3-23 13:37 | 只看该作者

这个东西在datasheet上有说明，找你使用的芯片的相关用户文档，官方网站一般都提供

美梦成真-->噩梦降临！

回复引用