首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

在fpga中如何实现分频

在fpga中如何实现分频

我有个外部设备,他需要fpga提供控制时钟信号,最大不超过400khz,我的开发板上的fpga中的nios的频率是50mhz,我该如何做才能得到不大于400khz的时钟信号?请高手讲一下.最好能详细点.谢谢!
利用系统时钟分频即可.
你的意思是我写个计数器分频的程序下载到fpga中就行了。宏模块有这个功能吗?
用VHDL或Verilog几分钟不就搞定了吗?级数即分频
其实最简单的还是利用宏模块LPM_COUNTER分频
工资版画是没忙到衰大约流向
就直接写个发分频率,但最好用几级的.
用vhdl做个分频器,我明白.各位说的用,宏模块LPM_COUNTER分频是怎么回事?能帮我解释一下吗?最好能发个例子出来.谢谢
返回列表