请教用quartus的原理图设计，如何把两个8位信号合并为16位[求助] quartus, 原理, 信号, 请教, 求助

jdeng

请指教，多谢了！

icesword

虽然这不属于NIOS的范围但是我还是回答你吧。我不理解你为什么非要用原理图设计啊，用硬件描述语言很容易就实现了啊。
module busbuild(bus1,bus2,result);
     input  [8:1] bus1;
     input  [8:1] bus2;
     output [16:1] result;
  assign result={bus2,bus1};
endmodule

jdeng

谢谢！确实是个简单有效的方法。quartus的block diagram中有很多现成的设计模块，可加快设计和提高可靠性，何乐而不用。我的设计中是两个8位的fifo输出要合成16位送多路器，不知是否可直接把两个8位口用总线或管道绘图工具连在一起，当然要用不同的NAME定义它们？用你说的语言描述，定义一个块，插入整体框图中，是个好方法，我会试下。

luoxf7

给一个bus取名为bus[7..0]，另一个取名为bus[15..8]，对多路器的输入bus取名为bus[15..0]，就可以了，不用连起来。QuartusII会识别。

monisfic

原理图的总线宽度在定制的时候不是可以设定的吗？

jdeng

是这样吧？

Bus[15..8]                            Bus[15..0]
__________                      ___________

Bus[7..0]
__________

下面不同名的是否也可以？ （把H,L和All三段直接用线连起来）

H[15..8]               All[15..0]   
___________x_________
                      |
L[7..0]            |
___________|

画不好，谁知这里怎么贴图呀？

icesword

当然不可以了，你没看到前面的那个版主说的就是利用名字进行逻辑上的连接么.如果你用不同的名字他们之间就没有关系了啊。