Xilinx 全局时钟资源问题？？？

注册会员

Rank: 2

1^#

打印

字体大小: tT

heyejun888发表于 2005-11-24 14:50 | 只看该作者

Xilinx的Virtex2p系列device,全局时钟资源BUFG共16个，且成对的拥有共享的时钟输入端，我不解的是一个系统怎样能够支持最多16个时钟？？？在此请教，谢谢！

回复引用

中级会员

Rank: 3 Rank: 3

2^#

skyeasing发表于 2005-11-28 11:01 | 只看该作者

你看下VirtexII Pro的User's Guide 吧:
http://direct.xilinx.com/bvdocs/userguides/ug012.pdf
里面有一章“Global Clock Networks”,讲的比较详细。

Poet with knife- Blood Romantic

回复引用

贵宾

Rank: 2

3^#

didawangshu发表于 2006-1-24 15:22 | 只看该作者

如果还不懂，可以和93214995，我给你传点资料，你看看

我喜欢和大家一起交流xilinx的fpga技术
我的q是93214995,群是18411142

回复引用

禁止发言

4^#

stone133发表于 2006-3-25 20:24 | 只看该作者

1.多时钟系统是存在的
2.BUFG并不一定都用于时钟信号，扇出大的信号也可以使用

美梦成真-->噩梦降临！

回复引用