首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
Xilinx 技术论坛 (Xilinx Technical Discussion Foru)
» [求助]help me !
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
[求助]help me !
发短消息
加为好友
cxcnet
当前离线
UID
13790
帖子
3
精华
0
积分
14
阅读权限
10
在线时间
0 小时
注册时间
2002-8-16
最后登录
2005-12-26
新手上路
UID
13790
性别
男
1
#
打印
字体大小:
t
T
cxcnet
发表于 2005-11-24 15:05
|
只看该作者
[求助]help me !
help
,
求助
我在作post place&route simulation的时候,在两个有效输出之间总有些杂乱的数据(我称之为中间状态),占的时长很短,处于时钟的高或者低电平处。这些数据从何而来,有何影响,如何消除,各位老大给解惑一下吧,在这里谢过了!
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
skyeasing
当前离线
UID
123107
帖子
32
精华
0
积分
244
阅读权限
30
在线时间
0 小时
注册时间
2005-10-10
最后登录
2006-1-19
中级会员
UID
123107
性别
男
2
#
skyeasing
发表于 2005-11-28 11:11
|
只看该作者
这是毛刺,可能会使你的系统产生一些错误的输出。具体怎么消除,你可以搜索一下网上这方面的文章,然后根据你的具体电路进行改进吧。
Poet with knife- Blood Romantic
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议